중국 화웨이가 내년 3나노(nm) 공정 기반의 애플리케이션 프로세서(AP) 출시를 준비 중인 것으로 알려졌다. 화웨이의 설계를 기반으로 중국 최대 파운드리(반도체 위탁생산) 기업인 SMIC와 협력해 생산을 준비 중이다. 다만 삼성전자, TSMC 등이 이미 성숙 단계에 접어든 7나노와 5나노 수율이 50%를 밑돌고 있는 것으로 알려진 SMIC가 3나노 양산 수율을 확보할 수 있을지는 미지수다.
2일 중국 현지 매체들은 화웨이 내부 소식통을 인용해 삼성전자, TSMC가 활용하고 있는 게이트올어라운드(GAA) 기술 기반의 3나노 칩 연구개발에 착수했으며, 내년 출시를 목표로 파운드리 협력사인 SMIC와 공동으로 기술 개발에 속도를 내고 있다고 전했다. GAA 트랜지스터는 채널을 사방으로 감싸 전류 누설을 효과적으로 최소화하고 성능을 향상시키는 기술이다.
업계에서는 화웨이가 앞서 SMIC와 함께 개발에 성공한 5나노 반도체의 성능이 기대 이상이라는 평가를 받은 것으로 추정하고 있다. 화웨이는 미국의 반도체 장비, 소프트웨어(SW) 제재에도 불구하고 자체적으로 5나노 칩을 탑재한 PC를 출시한 바 있다. 기존 장비와 기술력으로는 7나노가 한계라고 알려졌지만, 이를 자체 기술로 돌파해 나가고 있다는 분석이다.
앞서 미국 정부는 국가 안보상의 이유로 화웨이에 대해 반도체 수출 통제를 가한 바 있다. 이에 따라 화웨이는 대만 TSMC 등으로부터 5나노, 3나노 등 첨단 칩을 조달할 수 없는 상황이다. 그래서 화웨이는 자회사 하이쓰(海思) 반도체가 설계하고 SMIC 등이 생산하는 반도체를 사용하고 있다. 화웨이는 주력 스마트폰에는 중국산 7나노 반도체를 장착하고 있다.
이는 한국과 미국의 최신 스마트폰, 노트북 등에 장착되는 칩의 수준이 기존 3년 정도의 격차에서 1년~2년 수준으로 좁아졌다는 것을 의미하기도 한다. 특히 5나노 이하 칩 생산에는 네덜란드의 반도체 장비업체인 ASML이 공급하는 극자외선(EUV) 노광장비 활용이 필요하지만, 현재 중국은 해당 장비를 공급받을 수 없는 상황이다.
SMIC는 구형 심자외선(DUV) 리소그래피 장비를 여러번 패터닝(멀티패터닝)하는 방식으로 5나노 칩을 개발했으며, 3나노 공정에도 비슷한 접근법을 택할 것으로 분석된다. 반도체 업계 관계자는 “DUV를 기반으로 한 멀티 패터닝 방식은 공정 스텝수가 EUV에 비해 현저히 많기 때문에 수율과 생산성 측면에서 떨어질 수 밖에 없다”고 설명했다.
다만 화웨이와 SMIC의 주요 시장은 대부분 내수 시장용이며 자국내 반도체 자급률을 높이는 데 크게 기여하고 있다. 또 중국 정부가 자국산 반도체를 사용하는 기업에 보조금을 지급하고 있으며, SMIC의 부실한 수율, 생산성을 정부 보조금으로 메꾸고 있는 것으로 알려졌다. 사실상 정부 자금으로 화웨이와 SMIC의 경쟁력을 채워왔으며, 향후 수년간 이 같은 방식으로 반도체 자급률을 유지할 것으로 예상된다.
관건은 중국 반도체 기업들이 EUV 장비 부재를 자체적으로 해결할 수 있는지다. 현재 EUV 장비는 ASML이 유일하게 생산하고 있는 가운데 중국 반도체 장비 기업들은 자체 기술로 EUV 장비를 개발하는 데 공을 들이고 있다. 앞서 기술전문매체 테크파워업(TechPowerUp) 등에 따르면 화웨이는 자체 개발한 EUV 장비를 화웨이 내부에서 연구 개발을 진행 중인 것으로 알려졌다.
중국 사정에 정통한 국내 반도체 업계 관계자는 “화웨이는 중앙정부뿐만 아니라 각 지방정부로부터 투자를 받고 있으며 자회사나 다름없는 다수의 장비 회사들과 협업을 진행하고 있다”며 “올 초 세미콘 차이나 행사에서 사이캐리어라는 장비 회사가 EUV 노광장비를 공개할 정도로 기술 개발 수준의 속도가 빠르게 올라오고 있다”고 설명했다.